Анализ методики уменьшения утечки в 7Tи 8T ячейках SRAM на основе транзисторов FinFET

Кушвах Р.С., Акеше Ш.
Анализ методики уменьшения утечки в 7Tи 8T ячейках SRAM на основе транзисторов FinFET

Вид документа: Стаття періодичного видання
Рiк видання: 2014
Автор: Кушвах Р.С., Акеше Ш. Авторський знак: К96 Вид автора: персона
Мова: Російська Обсяг: С.3-17
Шифр: 621.396 УДК: 621.396

Аннотацiя:

полевой транзистор с плавником; FinFET; ток утечки; просачивающаяся мощность; статическое оперативное запоминающее устройство; ОЗУ; SRAM; саморегулирумый уровень напряжения; SVL; верхний SVL; нижний SVL

Є складовою частиною документа: Известия высших учебных заведений Радиоэлектроника