Анализ методов уменьшения тока и мощности утечки в ячейке SRAM на основе FinFE транзисторов

Кушвах Р.С., Сикарвар В.
Анализ методов уменьшения тока и мощности утечки в ячейке SRAM на основе FinFE транзисторов

Вид документа: Стаття періодичного видання
Рiк видання: 2015
Автор: Кушвах Р.С., Сикарвар В. Авторський знак: К96 Вид автора: персона
Мова: Російська Обсяг: С.26-39
Шифр: 621.396 УДК: 621.396

Аннотацiя:

FinFET; ток утечки; потребляемая мощность; статистическое оперативное запоминающее устройство; ОЗУ; под- пороговой ток утечки; ток утечки затвора

Є складовою частиною документа: Известия высших учебных заведений Радиоэлектроника